EN

GDDR6 IP Core - Un contrôleur de mémoire destiné à la recherche en physique ou aérospatiale

Ingénierie et Architecture Vaud Projets de recherche appliquée et développement

Une équipe de la Haute Ecole d'Ingénierie et de Gestion du Canton de Vaud - HEIG-VD souhaite développer un contrôleur de mémoire GDDR6 intégré dans un circuit composé de cellules programmables. L'objectif consiste à optimiser les transferts de mémoire pour des applications de traitement massif de données à haut débit, typiquement utilisées dans la recherche en physique des particules.

Source : https://www.ioxos.ch/produit/adc_3117/

Les mémoires GDDR6 sont des dispositifs de stockage de données à haute performance développées récemment. Elles permettent d'améliorer les capacités des systèmes d'acquisition en doublant la bande passante au niveau de la mémoire par rapport aux solutions précédentes. Une innovation bienvenue, car les mémoires actuelles constituent souvent les goulots d'étranglement de ces systèmes.

Le souci, c'est qu'il n'existe actuellement pas de contrôleur disponible pour une mise en œuvre des mémoires de type GDDR6 dans les circuits intégrés ou FPGA - Field Programmable Gate Arrays. Et celui-ci s'avère nécessaire pour mettre en œuvre des systèmes d'acquisition répondant à des contraintes de débit élevées, par exemple dans le domaine de la recherche en physique. Les accélérateurs de particules du CERN nécessitent en particulier une capacité de traitement de données ultra rapide, afin de pouvoir agir le plus vite possible en fonction de l'état du système et des photons. Ils doivent pouvoir stocker toutes les données recueillies pour analyser le système à posteriori.

Le projet GDDR6 IP Core vise donc à développer ce contrôleur, en partenariat avec la PME IOxOS, basée à Gland (VD). Cette dernière est spécialisée dans les cartes électroniques destinées aux domaines de la recherche en physique, aérospatiale ou énergétique. Elle souhaite intégrer ce contrôleur de mémoire dans ses produits d'ici 2022, afin d'améliorer leurs performances.

En attendant, les chercheur-es de la HEIG-VD ont déjà développé un prototype de contrôleur de mémoire GDDR6, une opération délicate qui nécessite passablement de calibrage. Ces dernier-ères sont actuellement en train de vérifier leurs résultats grâce à une méthodologie de vérification dernier cri appelée UVVM (Universal VHDL Verification Methodology). Il s'agit aussi, pour cette équipe spécialisée dans l'accélération du traitement de données, de tester cette méthodologie afin de gagner en compétences et en expérience.

Un appel à projets destiné aux entreprises impactées par la crise sanitaire

Le projet décrit ci-dessus fait partie d'un appel à projets extraordinaire intitulé "Après Covid-19". Il a été lancé en juillet 2020 par le Conseil de domaine Ingénierie et Architecture de la HES-SO. Ces fonds sont destinés aux professeur-es proches des sociétés de services et d'entreprises suisses impactées par la crise sanitaire. Les hautes écoles concernées par cet appel à projets sont :

  • HE-Arc Ingénierie ;
  • Haute école d'ingénierie et d'architecture de Fribourg - HEIA-FR ;
  • Haute école du paysage, d'ingénierie et d'architecture de Genève (HEPIA) ;
  • HES-SO Valais/Wallis - Haute Ecole d'Ingénierie - HEI ;
  • Haute Ecole d'Ingénierie et de Gestion du Canton de Vaud - HEIG-VD ;
  • CHANGINS - Haute école de viticulture et œnologie.